? 上下文快速切換 - cpost應用 我們通常認為，在中斷中，不能執行耗時的操作，否則會影響系統的....
![的頭像]()
FPGA之家 發表于 11-05 14:43
?
221次
閱讀
SystemVerilog是一種 硬件描述和驗證語言 （HDVL），它 基于IEEE1364-200....
![的頭像]()
FPGA之家 發表于 10-19 10:58
?
446次
閱讀
作者:limanjihe ?https://blog.csdn.net/limanjihe/arti....
![的頭像]()
FPGA之家 發表于 10-11 10:35
?
404次
閱讀
A 時序約束的概念和基本策略 時序約束主要包括周期約束（FFS到FFS，即觸發器到觸發器）和偏移約束....
![的頭像]()
FPGA之家 發表于 10-11 10:23
?
648次
閱讀
一、概述 在大規模ASIC或FPGA設計中，多時鐘系統往往是不可避免的，這樣就產生了不同時鐘域數據傳....
![的頭像]()
FPGA之家 發表于 09-30 09:57
?
389次
閱讀
門控時鐘的設計初衷是實現FPGA的低功耗設計，本文從什么是門控時鐘、門控時鐘實現低功耗的原理、推薦的....
![的頭像]()
FPGA之家 發表于 09-23 16:44
?
709次
閱讀
有一個有趣的現象，眾多數字設計特別是與FPGA設計相關的教科書都特別強調整個設計最好采用唯一的時鐘域....
![的頭像]()
FPGA之家 發表于 09-23 16:39
?
545次
閱讀
參考資料 《pg150-ultrascale-memory-ip》 以該手冊的脈絡為主線，對DDR3....
![的頭像]()
FPGA之家 發表于 09-22 10:28
?
430次
閱讀
本篇主要針對Zynq UltraScale + MPSoC的DDR接口，從硬件設計的角度進行詳細介紹....
![的頭像]()
FPGA之家 發表于 09-16 10:17
?
565次
閱讀
宏打印函數在我們的嵌入式開發中，使用printf打印一些信息是一種常用的調試手段。但是，在打印的信息....
![的頭像]()
FPGA之家 發表于 09-16 10:05
?
337次
閱讀
1.1.AMBA發展史 AMAB1.0 AMBA2.0 AMBA3.0 AMBA4.0 AMBA1.....
![的頭像]()
FPGA之家 發表于 09-06 09:57
?
1496次
閱讀
1.1.AMBA發展史 AMAB1.0 AMBA2.0 AMBA3.0 AMBA4.0 AMBA1.....
![的頭像]()
FPGA之家 發表于 09-06 09:53
?
442次
閱讀
［導讀］本文來梳理ADC兩個方面的內容，常見的ADC類型及原理，以及可能容易掉進去的坑。 談談我為什....
![的頭像]()
FPGA之家 發表于 09-06 09:52
?
1073次
閱讀
我們已經了解了很多的 KEIL 調試方法，但是到底該怎么使用這些方法呢？這篇文章將介紹個人的調試經驗....
![的頭像]()
FPGA之家 發表于 09-02 10:29
?
1132次
閱讀
Vivado調用Questa Sim或ModelSim仿真中存在的一些自動化問題的解決方案。 Viv....
![的頭像]()
FPGA之家 發表于 09-02 10:12
?
870次
閱讀
Q1 背景： 軟件 vivado2018.2 開發板 KC705 設計中涉及到兩個時鐘域（外部提供的....
![的頭像]()
FPGA之家 發表于 08-26 10:48
?
4304次
閱讀
做芯片第一應該關注的是芯片的PPA（Performance， Power， Area），本篇淺顯的部....
![的頭像]()
FPGA之家 發表于 08-26 10:29
?
936次
閱讀
引言：本文我們介紹FPGA外設DDR2/DDR3硬件設計相關內容，包括PCB板層數估計，信號端接、信....
![的頭像]()
FPGA之家 發表于 08-26 10:12
?
758次
閱讀
下列 時序檢查語句 錯誤的是（） A. $setup（posedge clk， data， tSU）....
![的頭像]()
FPGA之家 發表于 08-25 11:52
?
673次
閱讀
數字電路設計中遇到跨時鐘域（Clock Domain Crossing, CDC）的電路時一般都需要....
![的頭像]()
FPGA之家 發表于 08-25 11:46
?
611次
閱讀
【前言】 最近手上寫了一個練手的小項目，項目的大致要求是實現一個取指，執行電路。取指的指令預存在，從....
![的頭像]()
FPGA之家 發表于 07-27 16:55
?
487次
閱讀
1 引言 圖像增強是指按特定的需要突出一幅圖像中的某些信息，同時削弱或者去除某些不需要的信息的處理方....
![的頭像]()
FPGA之家 發表于 07-27 15:08
?
308次
閱讀
本文將介紹如何使用Icarus Verilog+GTKWave來進行verilog文件的編譯和仿真。....
![的頭像]()
FPGA之家 發表于 07-27 09:16
?
723次
閱讀
01JTAG簡介 JTAG（JointTest ActionGroup）是一個接口，為了這個接口成立....
![的頭像]()
FPGA之家 發表于 07-23 17:53
?
2060次
閱讀
最近在使用示波器測一些波形數據，需要保存記錄，以前通常是使用U盤的方式來存波形數據，然后拿到電腦端去....
![的頭像]()
FPGA之家 發表于 07-23 15:19
?
1918次
閱讀
Sobel 原理介紹 索貝爾算子（Sobel operator）主要用作邊緣檢測，在技術上，它是一離....
![的頭像]()
FPGA之家 發表于 07-23 14:53
?
370次
閱讀
01 FFT簡介 快速傅里葉變換 (Fast Fourier Transform，FFT), 即利用....
![的頭像]()
FPGA之家 發表于 07-23 14:29
?
681次
閱讀
SERDES的優勢 引腳數量和通道優勢 SERDES最明顯的優勢是具備更少的引腳數量和線纜/通道數量....
![的頭像]()
FPGA之家 發表于 07-23 11:59
?
741次
閱讀
時序仿真與功能仿真的步驟大體相同，只不過中間需要添加仿真庫、網表（.vo）文件和延時（.sdo）文件....
![的頭像]()
FPGA之家 發表于 07-23 11:55
?
547次
閱讀
盡管SERDES（SERializer/DESerializer）擁有十分復雜的設計和驗證過程，但已....
![的頭像]()
FPGA之家 發表于 07-23 11:21
?
830次
閱讀
工商網監